中國專用集成電路asic市場調查及發展趨勢研究報告

A. 跪求(集成電路晶元封裝技術的發展前景)

先進的晶元尺寸封裝(CSP)技術及其發展前景
2007/4/20/19:53 來源：微電子封裝技術

汽車電子裝置和其他消費類電子產品的飛速發展，微電子封裝技術面臨著電子產品「高性價比、高可靠性、多功能、小型化及低成本」發展趨勢帶來的挑戰和機遇。QFP（四邊引腳扁平封裝）、TQFP（塑料四邊引腳扁平封裝）作為表面安裝技術（SMT）的主流封裝形式一直受到業界的青睞，但當它們在0.3mm引腳間距極限下進行封裝、貼裝、焊接更多的I/O引腳的VLSI時遇到了難以克服的困難，尤其是在批量生產的情況下，成品率將大幅下降。因此以面陣列、球形凸點為I/O的BGA（球柵陣列）應運而生，以它為基礎繼而又發展為晶元尺寸封裝（ChipScalePackage，簡稱CSP）技術。採用新型的CSP技術可以確保VLSI在高性能、高可靠性的前提下實現晶元的最小尺寸封裝（接近裸晶元的尺寸），而相對成本卻更低，因此符合電子產品小型化的發展潮流，是極具市場競爭力的高密度封裝形式。

CSP技術的出現為以裸晶元安裝為基礎的先進封裝技術的發展，如多晶元組件(MCM)、晶元直接安裝(DCA),注入了新的活力，拓寬了高性能、高密度封裝的研發思路。在MCM技術面臨裸晶元難以儲運、測試、老化篩選等問題時，CSP技術使這種高密度封裝設計柳暗花明。

2CSP技術的特點及分類

2.1CSP之特點

根據J-STD-012標準的定義，CSP是指封裝尺寸不超過裸晶元1.2倍的一種先進的封裝形式[1]。CSP實際上是在原有晶元封裝技術尤其是BGA小型化過程中形成的，有人稱之為μBGA（微型球柵陣列，現在僅將它劃為CSP的一種形式），因此它自然地具有BGA封裝技術的許多優點。

(1)封裝尺寸小，可滿足高密封裝CSP是目前體積最小的VLSI封裝之一，引腳數（I/O數）相同的CSP封裝與QFP、BGA尺寸比較情況見表1[2]。

由表1可見，封裝引腳數越多的CSP尺寸遠比傳統封裝形式小，易於實現高密度封裝，在IC規模不斷擴大的情況下，競爭優勢十分明顯，因而已經引起了IC製造業界的關注。

一般地，CSP封裝面積不到0.5mm節距QFP的1/10，只有BGA的1/3~1/10[3]。在各種相同尺寸的晶元封裝中，CSP可容納的引腳數最多，適宜進行多引腳數封裝，甚至可以應用在I/O數超過2000的高性能晶元上。例如，引腳節距為0.5mm，封裝尺寸為40×40的QFP，引腳數最多為304根，若要增加引腳數，只能減小引腳節距，但在傳統工藝條件下，QFP難以突破0.3mm的技術極限；與CSP相提並論的是BGA封裝，它的引腳數可達600~1000根，但值得重視的是，在引腳數相同的情況下，CSP的組裝遠比BGA容易。

（2）電學性能優良CSP的內部布線長度（僅為0.8~1.0mm）比QFP或BGA的布線長度短得多[4]，寄生引線電容(<0.001mΩ)、引線電阻（<0.001nH）及引線電感（<0.001pF）均很小，從而使信號傳輸延遲大為縮短。CSP的存取時間比QFP或BGA短1/5~1/6左右，同時CSP的抗噪能力強，開關雜訊只有DIP（雙列直插式封裝）的1/2。這些主要電學性能指標已經接近裸晶元的水平，在時鍾頻率已超過雙G的高速通信領域，LSI晶元的CSP將是十分理想的選擇。

(3)測試、篩選、老化容易MCM技術是當今最高效、最先進的高密度封裝之一，其技術核心是採用裸晶元安裝，優點是無內部晶元封裝延遲及大幅度提高了組件封裝密度，因此未來市場令人樂觀。但它的裸晶元測試、篩選、老化問題至今尚未解決，合格裸晶元的獲得比較困難，導致成品率相當低，製造成本很高[4]；而CSP則可進行全面老化、篩選、測試，並且操作、修整方便，能獲得真正的KGD晶元，在目前情況下用CSP替代裸晶元安裝勢在必行。

（4）散熱性能優良CSP封裝通過焊球與PCB連接，由於接觸面積大，所以晶元在運行時所產生的熱量可以很容易地傳導到PCB上並散發出去；而傳統的TSOP（薄型小外形封裝）方式中，晶元是通過引腳焊在PCB上的，焊點和pcb板的接觸面積小，使晶元向PCB板散熱就相對困難。測試結果表明，通過傳導方式的散熱量可佔到80%以上。

同時，CSP晶元正面向下安裝，可以從背面散熱，且散熱效果良好，10mm×10mmCSP的熱阻為35℃/W，而TSOP、QFP的熱阻則可達40℃/W。若通過散熱片強製冷卻，CSP的熱阻可降低到4.2，而QFP的則為11.8[3]。

（5）封裝內無需填料大多數CSP封裝中凸點和熱塑性粘合劑的彈性很好，不會因晶片與基底熱膨脹系數不同而造成應力，因此也就不必在底部填料(underfill)，省去了填料時間和填料費用[5]，這在傳統的SMT封裝中是不可能的。

（6）製造工藝、設備的兼容性好CSP與現有的SMT工藝和基礎設備的兼容性好，而且它的引腳間距完全符合當前使用的SMT標准（0.5~1mm），無需對PCB進行專門設計，而且組裝容易，因此完全可以利用現有的半導體工藝設備、組裝技術組織生產。

2.2CSP的基本結構及分類

CSP的結構主要有4部分：IC晶元，互連層，焊球（或凸點、焊柱），保護層。互連層是通過載帶自動焊接（TAB）、引線鍵合（WB）、倒裝晶元（FC）等方法來實現晶元與焊球（或凸點、焊柱）之間內部連接的，是CSP封裝的關鍵組成部分。CSP的典型結構如圖1所示[6]。

目前全球有50多家IC廠商生產各種結構的CSP產品。根據目前各廠商的開發情況，可將CSP封裝分為下列5種主要類別[7、3]：

（1）柔性基板封裝（FlexCircuitInterposer）由美國Tessera公司開發的這類CSP封裝的基本結構如圖2所示。主要由IC晶元、載帶（柔性體）、粘接層、凸點（銅/鎳）等構成。載帶是用聚醯亞胺和銅箔組成。它的主要特點是結構簡單，可靠性高，安裝方便，可利用原有的TAB（TapeAutomatedBonding）設備焊接。

（2）剛性基板封裝（RigidSubstrateInterposer）由日本Toshiba公司開發的這類CSP封裝,實際上就是一種陶瓷基板薄型封裝，其基本結構見圖3。它主要由晶元、氧化鋁（Al2O3）基板、銅（Au）凸點和樹脂構成。通過倒裝焊、樹脂填充和列印3個步驟完成。它的封裝效率（晶元與基板面積之比）可達到75％，是相同尺寸的TQFP的2.5倍。

（3）引線框架式CSP封裝（CustomLeadFrame）由日本Fujitsu公司開發的此類CSP封裝基本結構如圖4所示。它分為Tape-LOC和MF-LOC

兩種形式，將晶元安裝在引線框架上，引線框架作為外引腳，因此不需要製作焊料凸點，可實現晶元與外部的互連。它通常分為Tape-LOC和MF-LOC兩種形式。

（4）圓片級CSP封裝（Wafer-LevelPackage）由ChipScale公司開發的此類封裝見圖5。它是在圓片前道工序完成後，直接對圓片利用半導體工藝進行後續組件封裝，利用劃片槽構造周邊互連，再切割分離成單個器件。WLP主要包括兩項關鍵技術即再分布技術和凸焊點製作技術。它有以下特點：①相當於裸片大小的小型組件（在最後工序切割分片）；②以圓片為單位的加工成本（圓片成本率同步成本）；③加工精度高（由於圓片的平坦性、精度的穩定性）。

(5)微小模塑型CSP(MinuteMold)由日本三菱電機公司開發的CSP結構如圖6所示。它主要由IC晶元、模塑的樹脂和凸點等構成。晶元上的焊區通過在晶元上的金屬布線與凸點實現互連，整個晶元澆鑄在樹脂上，只留下外部觸點。這種結構可實現很高的引腳數，有利於提高晶元的電學性能、減少封裝尺寸、提高可靠性，完全可以滿足儲存器、高頻器件和邏輯器件的高I/O數需求。同時由於它無引線框架和焊絲等，體積特別小，提高了封裝效率。

除以上列舉的5類封裝結構外，還有許多符合CSP定義的封裝結構形式如μBGA、焊區陣列CSP、疊層型CSP（一種多晶元三維封裝）等。

3CSP封裝技術展望

3.1有待進一步研究解決的問題

盡管CSP具有眾多的優點，但作為一種新型的封裝技術，難免還存在著一些不完善之處。

（1）標准化每個公司都有自己的發展戰略，任何新技術都會存在標准化不夠的問題。尤其當各種不同形式的CSP融入成熟產品中時，標准化是一個極大的障礙[8]。例如對於不同尺寸的晶元，目前有多種CSP形式在開發，因此組裝廠商要有不同的管座和載體等各種基礎材料來支撐，由於器件品種多，對材料的要求也多種多樣，導致技術上的靈活性很差。另外沒有統一的可靠性數據也是一個突出的問題。CSP要獲得市場准入，生產廠商必須提供可靠性數據,以盡快制訂相應的標准。CSP迫切需要標准化，設計人員都希望封裝有統一的規格，而不必進行個體設計。為了實現這一目標，器件必須規范外型尺寸、電特性參數和引腳面積等，只有採用全球通行的封裝標准，它的效果才最理想[9]。

（2）可靠性可靠性測試已經成為微電子產品設計和製造一個重要環節。CSP常常應用在VLSI晶元的制備中，返修成本比低端的QFP要高，CSP的系統可靠性要比採用傳統的SMT封裝更敏感，因此可靠性問題至關重要。雖然汽車及工業電子產品對封裝要求不高，但要能適應惡劣的環境，例如在高溫、高濕下工作，可靠性就是一個主要問題。另外，隨著新材料、新工藝的應用，傳統的可靠性定義、標准及質量保證體系已不能完全適用於CSP開發與製造，需要有新的、系統的方法來確保CSP的質量和可靠性，例如採用可靠性設計、過程式控制制、專用環境加速試驗、可信度分析預測等。

可以說，可靠性問題的有效解決將是CSP成功的關鍵所在[10,11]。
（3）成本價格始終是影響產品（尤其是低端產品）市場競爭力的最敏感因素之一。盡管從長遠來看，更小更薄、高性價比的CSP封裝成本比其他封裝每年下降幅度要大，但在短期內攻克成本這個障礙仍是一個較大的挑戰[10]。

目前CSP是價格比較高，其高密度光板的可用性、測試隱藏的焊接點所存在的困難（必須藉助於X射線機）、對返修技術的生疏、生產批量大小以及涉及局部修改的問題，都影響了產品系統級的價格比常規的BGA器件或TSOP／TSSOP／SSOP器件成本要高。但是隨著技術的發展、設備的改進，價格將會不斷下降。目前許多製造商正在積極採取措施降低CSP價格以滿足日益增長的市場需求。

隨著便攜產品小型化、OEM（初始設備製造）廠商組裝能力的提高及矽片工藝成本的不斷下降，圓片級CSP封裝又是在晶圓片上進行的，因而在成本方面具有較強的競爭力，是最具價格優勢的CSP封裝形式，並將最終成為性能價格比最高的封裝。

此外，還存在著如何與CSP配套的一系列問題，如細節距、多引腳的PWB微孔板技術與設備開發、CSP在板上的通用安裝技術[12]等，也是目前CSP廠商迫切需要解決的難題。

3.2CSP的未來發展趨勢

（1）技術走向終端產品的尺寸會影響攜帶型產品的市場同時也驅動著CSP的市場。要為用戶提供性能最高和尺寸最小的產品，CSP是最佳的封裝形式。順應電子產品小型化發展的的潮流，IC製造商正致力於開發0.3mm甚至更小的、尤其是具有盡可能多I/O數的CSP產品。據美國半導體工業協會預測，目前CSP最小節距相當於2010年時的BGA水平（0.50mm），而2010年的CSP最小節距相當於目前的倒裝晶元（0.25mm）水平。

由於現有封裝形式的優點各有千秋，實現各種封裝的優勢互補及資源有效整合是目前可以採用的快速、低成本的提高IC產品性能的一條途徑。例如在同一塊PWB上根據需要同時納入SMT、DCA，BGA，CSP封裝形式（如EPOC技術）。目前這種混合技術正在受到重視，國外一些結構正就此開展深入研究。

對高性價比的追求是圓片級CSP被廣泛運用的驅動力。近年來WLP封裝因其寄生參數小、性能高且尺寸更小（己接近晶元本身尺寸）、成本不斷下降的優勢，越來越受到業界的重視。WLP從晶圓片開始到做出器件，整個工藝流程一起完成，並可利用現有的標准SMT設備，生產計劃和生產的組織可以做到最優化；硅加工工藝和封裝測試可以在矽片生產線上進行而不必把晶圓送到別的地方去進行封裝測試；測試可以在切割CSP封裝產品之前一次完成，因而節省了測試的開支。總之，WLP成為未來CSP的主流已是大勢所驅[13~15]。

（2）應用領域CSP封裝擁有眾多TSOP和BGA封裝所無法比擬的優點，它代表了微小型封裝技術發展的方向。一方面，CSP將繼續鞏固在存儲器（如快閃記憶體、SRAM和高速DRAM）中應用並成為高性能內存封裝的主流；另一方面會逐步開拓新的應用領域，尤其在網路、數字信號處理器（DSP）、混合信號和RF領域、專用集成電路（ASIC）、微控制器、電子顯示屏等方面將會大有作為，例如受數字化技術驅動，便攜產品廠商正在擴大CSP在DSP中的應用，美國TI公司生產的CSP封裝DSP產品目前已達到90％以上。

此外，CSP在無源器件的應用也正在受到重視，研究表明，CSP的電阻、電容網路由於減少了焊接連接數，封裝尺寸大大減小，且可靠性明顯得到改善。
（3）市場預測CSP技術剛形成時產量很小，1998年才進入批量生產，但近兩年的發展勢頭則今非昔比，2002年的銷售收入已達10.95億美元，佔到IC市場的5%左右。國外權威機構「ElectronicTrendPublications」預測，全球CSP的市場需求量年內將達到64.81億枚，2004年為88.71億枚，2005年將突破百億枚大關，達103.73億枚，2006年更可望增加到126.71億枚。尤其在存儲器方面應用更快，預計年增長幅度將高達54.9%。

B. 專用集成電路的發展與應用

半導體工藝技術的發展和電子設計自動化軟體的開發，給專用集成電路發展與應用提供了有力支持。80年代末，電路的復雜程度平均為數萬門，最小線寬為1μm，工作效率約有百兆赫。集成電路正向每片上百萬門，晶元面積增加到1平方英寸，加工線寬達0.2μm的程度發展。
數字、模擬、或者數模混合的專用集成電路已廣泛用於各類通信系統、圖像與信號處理領域、高質量視聲產品、機電控制、測量電路以及計算機中。在軍事與航空航天部門，專用集成電路更受到特別的重視，許多關鍵的電子系統都已使用自己的產品。隨著新材料、新工藝的出現，專用集成電路的應用領域在不斷擴大、延伸。
參考書目
楊之廉：《超大規模集成電路設計方法學導論》，清華大學出版社，北京，1990。

C. asic專用集成電路：用通俗易懂的說一下是什麼呢不要網上復雜的答案

1、ASIC(Application Specific Integrated Circuits)，通俗的說，就是專門為特定的應用設計的集成電路，
2、在這種特定電路中，使用專用電路，可以降低成本或是實現電路保密。

D. 判斷題人是導體所以可以直接塗手拿走插板單板專用集成電路括弧asic晶元設備

答案是錯。人體不可以直接徒手拿插板單板，以及觸摸上面的asic晶元。需要戴靜電手環，著防靜電服。

E. 專用集成電路的內容簡介

本書是一本有關專用集成電路（ASIC）的綜合性和權威性書籍。書中敘述了VLSI系統設計的最新方法。利用商業化工具以及預先設計好的單元庫已使得ASIC設計成為速度最快、成本最低而且錯誤最少的一種IC設計方法，因而ASIC和ASIC設計方法已迅速在工業界的各個應用領域得到推廣。
本書介紹了半定製和可編程的ASIC。在對每種ASIC類型的數字邏輯設計與物理特性的基本原理進行描述後，討論了ASIC邏輯設計——設計輸入、邏輯綜合、模擬以及測試，並進一步講述了相應的物理設計——劃分、布圖規劃、布局以及布線。此外，本書對在ASIC設計中需要了解的各方面知識以及必需的工作都有詳盡敘述。
本書可作為大學高年級和研究生教材，也是ASIC領域工程技術人員的理想參考書。

F. 安森美家的aSiC專用集成電路評價如何

安森美半導體的aSiC專用集成電路業內評價非常高。畢竟安森美使用的數字專用集成電路(ASiC)設計流程方法達到了機載系統電子硬體的DO-254的要求，有用定製硅方案供應商的資質。

G. 專用集成電路的目錄

第1章 ASIC介紹
1.1 ASIC類型
1.2 設計流程
1.3 舉例分析
1.4 ASIC經濟學
1.5 ASIC單元庫
1.6 小結
1.7 習題
1.8 參考書目提要
1.9 參考資料
第2章 CMOS邏輯
2.1 CMOS晶體管
2.2 CMOS工藝
2.3 CMOS設計規則
2.4 組合邏輯單元
2.5 時序邏輯單元
2.6 數據通路邏輯單元
2.7 I/O單元
2.8 單元編譯器
2.9 小結
2.10 習題
2.11 參考書目提要
2.12 參考資料
第3章 ASIC庫設計
3.1 晶體管電阻
3.2 晶體管寄生電容
3.3 邏輯作用力
3.4 庫單元設計
3.5 庫結構
3.6 門陣列設計
3.7 標准單元設計
3.8 數據通路單元設計
3.9 小結
3.10 習題
3.11 參考書目提要
3.12 參考資料
第4章 可編程ASIC
4.1 反熔絲
4.2 靜態RAM
4.3 EPROM和EEPROM工藝
4.4 實際問題
4.5 規范說明
4.6 PREP基準程序
4.7 FPGA經濟學
4.8 小結
4.9 習題
4.10 參考書目提要
4.11 參考資料
第5章 可編程ASlC邏輯單元
5.1 Actel ACT
5.2 Xilinx ICA
5.3 Altera FLEX
5.4 A1tera MAX
5.5 小結
5.6 習題
5.7 參考書目提要
5.8 參考資料
第6章 可編程ASIC I/O單元
6.1 DC輸出
6.2 AC輸出
6.3 DC輸入
6.4 AC輸入
6.5 時鍾輸入
6.6 電源輸入
6.7 Xilinx I/O功能塊
6.8 其他I/O單元
6.9 小結
6.10 習題
6.11 參考書目提要
6.12 參考資料
第7章 可編程ASIC的互連
第8章 可編程ASIC設計軟體
第9章 低層次設計輸入
第10章 VHDL
第11章 Verilog HDL
第12章 邏輯綜合
第13章 模擬
第14章 測試
第15章 ASIC結構
第16章 布圖規劃和布局
第17章 布線
附錄A VHDL資源
附錄B Verilog HDL資源
譯後記